带隙基准设计

带隙基准（bandgap reference）把负温度系数的 $V_{BE}$ 与正温度系数的 $\Delta V_{BE}$ 按比例相加，得到一阶零温度系数的参考电压。它是模拟 IC 中精度最高的基础参考源，也是 低压与曲率补偿带隙 与 带隙基准误差预算 的基准形态。

前后关系

前置知识：PTAT与CTAT电流生成（$V_{BE}$/$\Delta V_{BE}$ 的温度特性）、运算放大器设计基础（钳位运放的失调与增益） 后续延伸：带隙基准误差预算（误差分解）、低压与曲率补偿带隙（<1.2V 与曲率校正） 外部关联：基准源知识地图（hub）、LDO稳压器设计技术（基准的系统应用）

核心原理

$$V_{REF}=V_{BE}+K\cdot \Delta V_{BE}$$

令 $d{V}_{REF}/dT=0$：

$$K=-\frac{d{V}_{BE}/dT}{d(\Delta V_{BE})/dT}\approx \frac{2\text{mV/°C}}{0.085\text{mV/°C}}\approx 23.5$$

• $V_{REF}$ 落在硅带隙电压附近（约 1.25 V），故称”带隙”
• $K$ 由电阻比实现（$\Delta V_{BE}$ 加在电阻上产生 PTAT 电流），电阻比精度决定 TC 零点
• 经典结构：运放钳位两个支路节点，使 $V_{BE1}+I_{PTAT}{R}_2=V_{BE2}$

温度稳定性预算（一阶补偿后）

误差来源	贡献	典型值
$V_{BE}$ 线性项	被 PTAT 完全抵消	≈ 0
$V_{BE}$ 高阶项	曲率（curvature）	±0.5–2 mV
电阻失配	等效温度误差	±1–3 mV
运放失调	等效温度误差	±1–5 mV
总精度	—	±10–50 ppm/°C

曲率与失调的抑制手段见 带隙基准误差预算；将 TC 压到 ±1–5 ppm/°C 需要的二阶补偿见 低压与曲率补偿带隙。

CMOS 兼容实现

• 衬底 PNP：标准 CMOS 用寄生衬底 PNP（$V_{EB}$）替代独立 BJT，发射区面积比仍可精确设定
• 运放选择：钳位运放的失调直接进入基准误差，高精度设计需低失调/斩波运放
• 电阻类型：不同 TC 的电阻组合可补偿；扩散电阻与多晶电阻的电压系数也需评估
• PSRR：带隙的电源抑制依赖运放与电流镜，电源噪声会直接耦合到 $V_{REF}$；偏置电源需次稳压（见 偏置网络系统设计）

设计要点

1. 电阻比例：决定 $K$，是 TC 零点的第一自由度
2. 运放失调：取 1–5 mV 量级直接转为基准误差，需斩波或修调
3. 三极管面积比：决定 $\Delta V_{BE}$ 大小，通常 $m=8\text{–}24$
4. 曲率补偿：高阶项需二阶校正（PTAT² 或数字域校正）
5. 启动与偏置分配：自偏置环路必须配启动电路（见 自偏置与启动电路）

设计检查清单

• 全温度范围（−40…125°C）TC 仿真，含工艺角
• 运放失调与噪声的误差贡献核算
• 电阻比与三极管面积比的版图匹配
• PSRR（DC 与频率）与电源噪声耦合路径
• 上电启动与稳态功耗

参考文献

1. P. R. Gray et al., Analysis and Design of Analog Integrated Circuits, 5th ed., §4.7.4.
2. K. E. Kuijk, “A Precision Reference Voltage Source,” IEEE JSSC, 1973.
3. A. P. Brokaw, “A Simple Three-Terminal IC Bandgap Reference,” IEEE JSSC, 1974.
4. B. Razavi, Design of Analog CMOS Integrated Circuits, Ch.12.