MOST 与 Bipolar 晶体管模型对比

MOS 与双极型晶体管（BJT）的核心差异不在“谁更先进”，而在跨导效率、输入阻抗、本征增益、最低工作电压与速度这五个维度的取舍。Sansen Ch.1 用同一组小信号参数把两类器件放在一张表里比较，本章给出可直接用于工艺选型与偏置预算的结论。

---

前后关系

前置知识：

• MOS晶体管模型与特性 — $g_m$、$r_o$、$C_{GS}$
• 双极晶体管小信号模型 — $g_m$、$r_{\pi }$、$r_o$、$C_{\pi }$
• MOS反型系数与EKV模型 — $g_m/I_D$ 的连续谱

后续延伸：

• 带隙基准设计 — 利用 BJT 的 $V_{BE}$ 与 $\Delta V_{BE}$
• BiCMOS技术HBT与互连 — 两类器件的工艺融合
• 射频放大器与LNA设计 — 低噪声与高 $f_T$ 的取舍

外部关联：

• Sansen Ch1 MOST与双极型晶体管模型对比 深度解析 — 本章来源
• 双极晶体管大信号特性 — BJT 的指数特性

---

1. 一张表看懂差异

维度	MOST	BJT	优势方
控制量	$V_{GS}$（电压控制）	$I_B$（电流控制）	MOS（输入阻抗高）
大信号	$I_D\propto (V_{GS}-V_T{)}^2$（强反型）	$I_C=I_S{e}^{V_{BE}/U_T}$	BJT（指数更陡）
$g_m/I_D$	最大 $1/(n{U}_T)\approx 25\text{-}30$ V${}^{-1}$	$1/U_T\approx 38.5$ V${}^{-1}$	BJT（高 $n$ 倍）
$g_m$	$2I_D/V_{GST}$（强反型）	$I_C/U_T$	BJT（同电流下更高）
$r_o$	$V_{E}L/I_D$	$V_E/I_C$	BJT（同电流下更高）
本征增益	$2V_{E}L/V_{GST}$	$V_E/U_T$	BJT（通常高一个量级）
$V_{DSsat}$	$V_{GST}\approx 0.1\text{-}0.5$ V	$V_{CEsat}\approx$ 几个 $U_T$（0.1–0.2 V）	BJT（低压优势）
输入阻抗	极高（栅氧隔离）	有限 $r_{\pi }=\beta /g_m$	MOS
输入电容	$C_{GS}=\frac{2}{3}WL{C}_{ox}$（较大）	$C_{\pi }=C_{jBE}+{\tau }_F{g}_m$	视偏置而定
速度	$f_T\propto 1/L^2$ 或 $v_{sat}/L$	$f_T=1/[2\pi ({\tau }_F+C_{\pi }/g_m)]$	先进节点 MOS / SiGe HBT
噪声	沟道热噪声、1/f 较大	散粒噪声、1/f 较小	BJT（低 1/f）
匹配	Pelgrom $A_{VT}/\sqrt{WL}$	$\beta$、$V_{BE}$ 匹配	BJT（同面积通常更好）
栅/基极电流	栅漏电（nm 节点）	基极电流 $I_C/\beta$	MOS（理想为零）
工艺成本	CMOS 主流，成本低	需双极或 BiCMOS 模块	MOS

---

2. 跨导效率：BJT 的 $1/U_T$ 是上限

BJT 的跨导与电流严格成正比：

$$g_m=\frac{I_C}{U_T}⟹\frac{g_m}{I_C}=\frac{1}{U_T}\approx 38.5{\mathrm{V}}^{-1}$$

这个值与电流、尺寸、工艺无关（忽略 $\beta$ 与高注入效应）。

MOS 的最大值出现在弱反型：

$${\frac{g_m}{I_D}|}_{max}=\frac{1}{n{U}_T}\approx 25\text{-}30{\mathrm{V}}^{-1}$$

比 BJT 低 $n\approx 1.3\text{-}1.5$ 倍。强反型下：

$$\frac{g_m}{I_D}=\frac{2}{V_{GST}}$$

速度饱和下进一步降为：

$$\frac{g_m}{I_D}=\frac{1}{V_{GST}}$$

结论：在相同偏置电流下，BJT 的 $g_m$ 始终不低于 MOS；MOS 的唯一优势是栅极不取电流，因而输入阻抗高、驱动代价低。

---

3. 最低工作电压：BJT 的天然优势

• MOS 饱和区要求 $V_{DS}\ge V_{GST}$，典型 $V_{DSsat}=0.1\text{-}0.5$ V；
• BJT 饱和区边界为 $V_{CEsat}\approx$ 几个 $U_T$（约 0.1–0.2 V），且 $V_{BE}\approx 0.7$ V 由指数特性决定。

在低电源电压（<1 V）下，BJT 的 $V_{CEsat}$ 更小，输出摆幅更大；但 BJT 的 $V_{BE}$ 约 0.7 V，限制了输入共模范围。MOS 的 $V_T$ 可以做到 0.3–0.5 V，更适合极低电压。

选型建议：

• 电源 <1 V、要求满摆幅：优先考虑 MOS 或 SiGe HBT；
• 电源 1–3 V、要求高 $g_m/I$ 与低 1/f：BJT/BiCMOS 更合适。

---

4. 本征增益：BJT 高一个量级

BJT：

$$A_{v,int}=g_m{r}_o=\frac{I_C}{U_T}\cdot \frac{V_E}{I_C}=\frac{V_E}{U_T}$$

取 $V_{En}=20$ V，则 $A_{v,int}\approx 770$（约 58 dB）。

MOS：

$$A_{v,int}=g_m{r}_o=\frac{2V_{E}L}{V_{GST}}$$

取 $V_E=5$ V/$\mu$m、$L=0.13\mu$m、$V_{GST}=0.2$ V，则 $A_{v,int}\approx 6.5$（约 16 dB）；即使 $L=1\mu$m，也只有约 50（34 dB）。

结论：单管本征增益 BJT 远高于短沟道 MOS。MOS 要获得高增益必须依赖 Cascode、增益提升或长沟道；BJT 单管即可提供较高增益，但集电极-基极电容 $C_{\mu }$ 会通过 Miller 效应限制带宽。

---

5. 速度：两种完全不同的限制

器件	$f_T$ 表达式	限制因素	提频手段
MOS	$\frac{1}{2\pi }\frac{3\mu V_{GST}}{2n{L}^2}$ 或 $\frac{v_{sat}}{2\pi L}$	$L$、$v_{sat}$、$C_{GS}$	缩短 $L$、提高 $V_{GST}$（至速度饱和）
BJT	$\frac{1}{2\pi }\frac{1}{{\tau }_F+(C_{jBE}+C_{\mu })/g_m}$	基区渡越时间 ${\tau }_F$、结电容	减薄基区、提高 $I_C$、SiGe 异质结

• MOS 的 $f_T$ 随 $L$ 快速提升，先进节点可达数百 GHz；
• BJT 的 $f_T$ 受 ${\tau }_F$ 限制，常规 Si BJT 约数 GHz 至数十 GHz，SiGe HBT 可达数百 GHz；
• 在相同 $f_T$ 下，BJT 的 $g_m/I$ 更高，因此低功耗高速场景常选 SiGe HBT。

---

6. 噪声与匹配

噪声：

• MOS：沟道热噪声 $4kT\gamma g_m$（$\gamma \approx 2/3$ 长沟道，短沟道可达 1–3）、1/f 噪声；
• BJT：集电极散粒噪声 $2q{I}_C$、基极散粒噪声 $2q{I}_B$、1/f 噪声通常低于 MOS。

匹配：

• MOS：${\sigma }_{\Delta V_T}=A_{VT}/\sqrt{WL}$，依赖面积；
• BJT：${\sigma }_{\Delta V_{BE}}$ 与 $\beta$ 失配，同面积下通常优于 MOS。

结论：精密低噪声、低失调场景（带隙基准、仪表放大器输入级）常优先 BJT；高输入阻抗、低功耗、大阵列场景优先 MOS。

---

7. 设计自由度：MOS 更灵活，BJT 更受工艺约束

MOS：四个变量 $W$、$L$、$V_{GST}$、$I_D$，两个方程（$g_m$、$I_D$）→ 两个自由变量。Sansen 建议先选 $V_{GST}$ 与 $L$，再算 $W$：

$$W=\frac{I_D}{K^{\prime }(V_{GST}{)}^2(L)}$$

BJT：$g_m=I_C/U_T$ 把 $g_m$ 与 $I_C$ 锁死，$r_o=V_E/I_C$、$f_T$ 由工艺与 $I_C$ 决定；设计自由度主要是 $I_C$ 与发射极面积。

结论：MOS 的“可设计性”更强，适合系统化优化；BJT 的性能更像“工艺给定”，设计重点是偏置点与面积。

---

8. 选型决策表

需求	首选	理由
高输入阻抗、低栅极电流	MOS	栅氧隔离
最高 $g_m/I_D$	BJT	$1/U_T>1/(n{U}_T)$
最低 $V_{DSsat}$ / 低压摆幅	BJT	$V_{CEsat}\approx$ 几个 $U_T$
高单管本征增益	BJT	$V_E/U_T$
低 1/f 噪声	BJT	界面态少
高集成度、低成本	MOS	CMOS 主流
先进节点最高 $f_T$	MOS / SiGe HBT	按节点与预算
精密匹配	BJT（同面积）	$\Delta V_{BE}$ 匹配更好

---

9. 常见误区

1. “BJT 已被 MOS 淘汰”。在 BiCMOS、带隙基准、精密模拟与高速 SiGe 中，BJT 仍是不可替代的。
2. “MOS 的 $g_m/I_D$ 可以超过 BJT”。最大只有 $1/(n{U}_T)$，永远比 BJT 低 $n$ 倍。
3. “BJT 输入阻抗高”。BJT 的 $r_{\pi }=\beta /g_m$ 有限，基极仍取电流。
4. “MOS 本征增益一定低”。长沟道 MOS 的 $2V_{E}L/V_{GST}$ 可以很高，但速度会下降。
5. “$f_T$ 高就等于放大器带宽高”。还要看 $C_{GD}$、$R_G$、负载与反馈。

---

参考文献

1. W. Sansen, Analog Design Essentials, Springer, 2006, Chapter 1, slides 173–188.
2. P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 5th ed., Wiley, 2009, Chapter 1.
3. K. Laker, W. Sansen, Design of Analog Integrated Circuits and Systems, McGraw-Hill, 1994, Table 2-8.
4. Y. Taur, T. Ning, Fundamentals of Modern VLSI Devices, Cambridge University Press, 1998.

---

双向链接

本文链接到

• MOS晶体管模型与特性
• 双极晶体管大信号特性
• 双极晶体管小信号模型
• MOS反型系数与EKV模型
• MOS晶体管频率特性与f_T
• 带隙基准设计
• BiCMOS技术HBT与互连
• Sansen Ch1 MOST与双极型晶体管模型对比 深度解析

链接到本文

• MOS晶体管模型与特性 — 器件对比
• 双极晶体管小信号模型 — 参数对比