此标签下有11条笔记。
学习路径
学习路径 目标不是“读完一本书”，而是每学一课，手里多一件能用的东西：一张尺寸表、一组波形、一段偏差解释。 8 周地图 周模块这一周你要交什么状态1–2器件与偏置一张 gm/ID 选点表 + 电流镜尺寸速查卡待建3单管与差分单管/差分增益与摆幅手算速查卡待建4运放与补偿两级 Miller 运放：尺寸 + AC/TRAN + 偏差解释已上线5噪声与失调输入参考噪声预算计划 V1.16基准与电源带隙/LDO 首版计划 V1.17–8版图与验证pre-layout 检查清单 + corner 计划计划 V2 第 4 课怎么上（30–60 分钟） 读 两级 Miller 运放 的“直觉 + 手算”...
两级Miller运放设计卡
两级 Miller 运放设计卡 用途：把 Sansen Ch.6 的 Miller OTA 设计计划落成可执行步骤：先定 GBW/CL，再选 Cc，最后算 gm1、gm6、W6、Rz。 输入：GBW、CL、工艺 K′、目标 PM、噪声/压摆率约束。 输出：Cc、gm1、gm6、W6、Rz，以及一组可仿真的初值。 结论先行 量结果依据100 MHz / 2 pF 下的 Cc1 pFsansen-ch6-007第二级跨导下限3.77 mSsansen-ch6-015右半平面零点（gm6=4.8 mS、Cc=1 pF）≈764 MHzsansen-ch6-016调零电阻起点≈208 Ωsansen-...
两级Miller运放
两级 Miller 运放 用途：给定 VDD、CL、GBW 与 PM，完成两级 Miller 运放的第一版尺寸，并用仿真验证。 输入：VDD、CL、GBW、PM、Ibias、工艺 KP。 输出：Cc、gm1、gm6、W/L、Rz、功耗，以及一份“手算 vs 仿真”偏差解释。 学习目标 完成本课后，你应该能： 用三个公式（gm1、Cc、gm6）算出第一版尺寸，而不是凭感觉调 W/L； 看懂 AC 波形里的 GBW 与相位裕度，并判断是否稳定； 解释仿真与手算的偏差来自哪里（短沟道、体效应、寄生、理想电流源假设）。 第 1 步：直觉 两级运放存在的理由是增益：单级共源在 1.8 V 下很难同时拿到...
ESD信号引脚防护设计
ESD信号引脚防护设计 概述 Ch.6 以 信号路径模拟产品（运放、DAC/ADC、高速接口）为例，演示 ESD 保护网络和钳位的具体应用。核心挑战是在 保护性能 与 信号完整性 之间取得平衡——ESD 保护元件的寄生参数（电容、漏电）会直接影响模拟信号的质量。 §6.1 运算放大器ESD保护 运放 pin 的 ESD 挑战 运算放大器具有多样化的引脚规格： 低压运放：工作电压 1.2-5V，重点关注信号完整性 高压运放：工作电压 3-100V，重点关注 ESD 保护窗口宽度 高速运放：关注 ESD 寄生电容对带宽的影响 输入引脚保护 输入引脚是运放中最敏感的引脚： 主要约束： 寄生电容 CE...
Opamp与Gm-Block与CMOS反相器设计选择
Opamp与Gm-Block与CMOS反相器设计选择 运放（Opamp）、跨导模块（Gm-Block）和 CMOS 反相器（Inverter）是模拟放大器三大基本构建块。随着工艺缩放，CMOS 反相器逐渐在高频应用中取代传统运放和 Gm 模块。Willy Sansen 在 AACD 2015 系统比较了这三者的优劣势及适用场景。 三种放大器对比 特性OpampGm-BlockCMOS Inverter增益高（> 60dB）中（30–50dB）低（20–30dB）线性度最高（深度负反馈）中（需内部反馈）低（开环）带宽受限（Miller 补偿）高（可调谐）最高（最小寄生）功耗效率低中最高弱反...
Rinaldo Castello
Rinaldo Castello 意大利帕维亚大学（University of Pavia）教授，IEEE Fellow，在模拟/RF IC 设计领域有广泛贡献，特别是在推挽放大器线性化、RF 接收机架构方面。 简介 Rinaldo Castello 是帕维亚大学（University of Pavia）电气工程系教授，IEEE Fellow。他在模拟和射频集成电路设计有超过 40 年经验，在运放线性化技术、开关电容电路、RF CMOS 接收机架构等方面有重要贡献。 核心贡献 推挽放大器线性化三步骤方法论：系统化框架用于推挽放大器闭环失真最小化 RF CMOS 接收机：早期 CMOS RF 前...
Sansen 2016 Opamps Gm-Blocks or Inverters 深度解析
Sansen 2016: Opamps, Gm-Blocks or Inverters? 来源: W.
Banerjee 有源环路滤波器设计
Banerjee 有源环路滤波器设计 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 24-25 章提炼。有源环路滤波器在 VCO 调谐电压需求超过电荷泵供电范围时是必需的选择，但代价是增加运放的噪声和成本。 前后关系 前置知识： Banerjee 无源环路滤波器设计 — Ch.20-23 被动滤波器设计基础 Banerjee 环路滤波器系数与传递函数 — Ch.8 滤波器系数定义 本书内部链条： Ch.24-25（本文）← Ch.2 (有源滤波器的必要性场景) → Ch.31 (部分集成环路滤波器中包含有源方案)...
Ivanov Operational Amplifier Speed and Accuracy Improvement 深度解析
Ivanov《Operational Amplifier Speed and Accuracy Improvement》深度解析 Vadim V. Ivanov, Igor M. Filanovsky.
两级Miller运放设计
两级 Miller 运放设计 两级 Miller 补偿运放是模拟集成电路中最经典、最通用的运放架构。第一级（差分输入级）提供高增益和 CMRR，第二级（共源/共射级）提供额外的电压增益和大信号摆幅，Miller 补偿电容 Cc 跨接在两级之间实现极点分裂（pole splitting）。Gray §6.2-§6.4 系统描述了 CMOS、BJT 和 BiCMOS 三种实现的两级运放设计流程，§6.8 以 NE5234 为完整实例展示了实际双极运放的设计决策。本文基于 Gray §6.1-§6.4 及 §6.8 提炼。 前后关系 前置知识： 有源负载差分放大器（§4.4-§4.6）— 第一级的...
套筒与折叠Cascode运放
套筒与折叠 Cascode 运放 在两级 Miller 运放之外，单级 Cascode 架构通过将 Cascode 管子堆叠（或折叠）在同一支路中实现高增益，避免了 Miller 补偿的复杂性。套筒式 Cascode（Telescopic Cascode） 将所有管子串联在同一电流支路，增益高、功耗低，但输出摆幅受堆叠限制；折叠 Cascode（Folded-Cascode） 将输入对和 Cascode 管在不同电流支路中折叠，牺牲功耗换取更大的输出摆幅和输入共模范围。这两种架构都是现代高速/高精度运放中最重要的单级 OTA 结构。本文基于 Gray §6.5-§6.7 提炼。 前后关系 前置...