带隙基准误差预算
带隙基准的精度指标（如 ±0.1%、TC < 50 ppm/°C）不能靠单一电路技巧达成，必须先做误差预算分解，再逐项配置抑制手段。本页把散落在各教材中的误差项汇总成一张可执行的预算表，并给出修调与验收策略。
前后关系
前置知识：带隙基准设计（一阶补偿后的残余项）、PTAT与CTAT电流生成（ 高阶项来源） 后续延伸：低压与曲率补偿带隙（曲率项的二阶抑制） 外部关联：基准源知识地图（hub）、基准Trim封装应力与表征（修调与封装应力）、精密基准误差分析与输出级设计（误差传播视角）
误差项分解
| 误差项 | 物理来源 | 典型量级 | 抑制手段 |
|---|---|---|---|
| 曲率（高阶项） | 的 项 | ±0.5–2 mV | PTAT² 注入、电阻 TC 组合、数字域校正 |
| 运放失调 | 钳位运放 | ±1–5 mV | 斩波/自动调零、大尺寸输入对、修调 |
| 电阻失配 | 比例偏差、TC 失配 | ±1–3 mV | 共质心版图、同类型电阻、修调 |
| 三极管失配 | 面积比/β 失配 | ±0.5–2 mV | 大面积单元、交叉指、DEM |
| 有限 β_F | 衬底 PNP 的 α_F 依赖 | ±0.5–2 mV | CGDB（电流增益相关偏置） |
| 封装应力 | 塑料封装机械应力 | ±0.5–3 mV（可漂移） | 低应力封装、Trim 后固化 |
| 电源耦合 | 有限 PSRR | 依电源噪声 | 次稳压、滤波、差分结构 |
| 噪声 | 电阻/器件热噪声 | µVrms 级 | 增大面积、滤波、斩波 |
误差预算表（示例：±0.1% 目标）
| 预算项 | 分配 | 对应设计决策 |
|---|---|---|
| 初始精度（未修调） | ±0.5% | 版图匹配 + 低失调运放 |
| 修调后初始精度 | ±0.05% | 5–7 bit Trim，修调后固化 |
| 温漂（−40…125°C） | ±25 ppm/°C | 曲率校正 + 电阻 TC 组合 |
| 长期漂移 | ±0.05% | 封装应力管理、老化筛选 |
| 电源敏感度 | ±0.02%/V | 次稳压 + PSRR 设计 |
修调（Trim）策略
- 修调对象优先级：运放失调 > 电阻比 > 三极管面积比（按误差贡献排序）
- 修调分辨率：以目标精度的 1/3 为最小步进（如 ±0.1% 目标 → 0.03% 步进）
- 修调时机：封装后修调（含封装应力），并在高温下复测漂移
- 修调码存储：熔丝/OTP/EEPROM；注意修调码自身的温度与电压稳定性
- 测试成本：修调点数 × 温度点数决定测试时间，需与精度目标折衷
DEM 与动态匹配
- 电流密度比 的静态失配转为 误差；用 个相同单元循环切换（DEM）时间平均消除
- DEM 切换频率需与下游（如 ΣΔ ADC）采样频率协同，使动态误差被数字滤波消除
- DEM 引入开关电荷注入与时钟馈通，需评估残余误差
验收清单
- 预算表逐项有对应设计措施与验证方法
- 修调前后精度、全温区 TC、电源敏感度实测
- 封装应力漂移（预处理前后对比）
- 长期稳定性（HTOL 抽样）
- 量产测试限值与修调算法可重复性
参考文献
- P. R. Gray et al., Analysis and Design of Analog Integrated Circuits, 5th ed., §4.7.4.
- K. Kok, J. Tam, CMOS Voltage References, §1.5.
- M. Pertijs, J. Huijsing, Precision Temperature Sensors in CMOS Technology, §3.2-3.6.